メモリ｜エンベデッドシステムスペシャリスト試験

速さ・容量・値段の釣り合いと、階層を通したときの実効速度

半導体メモリは仕組みで性格が決まります。DRAMはコンデンサの電荷で記憶するためセルが単純でビット単価が安い反面、定期的なリフレッシュが要ります。SRAMはフリップフロップで記憶し、高速でリフレッシュが要らないのでキャッシュに向きます。不揮発のFeRAMは強誘電体の分極を使い、フラッシュメモリより書換え可能回数が多く高速です。1セルに2ビット以上を記憶するMLCは、SLCより容量当たりの単価で有利な代わりに、書換え寿命や速度では劣ります。

キャッシュの実効アクセス時間は、ヒット率×キャッシュのアクセス時間＋（1－ヒット率）×主記憶のアクセス時間で求めます。2段のキャッシュでは、L1でミスした残りのうちL2で見つかる分を足して全体のヒット率を出します。L1の内容が必ずL2にもある構成をインクルージョンキャッシュと呼びます。

ヒット率はプログラムの構造で変わります。短い時間に同じ場所や近い場所を繰り返し参照する性質が局所参照性で、ループや配列の順次処理で強く現れます。ブロックサイズを大きくすると近くのデータもまとめて取り込めるため、ミスが減りやすくなります。複数のプロセッサが主記憶を共有するときは、バスを監視して他のキャッシュの更新に追従するバススヌープで内容の一貫性を保ちます。

主記憶側の工夫として、主記憶を複数のバンクに分け、連続する番地を別のバンクに割り当てて並行にアクセスするメモリインタリーブがあります。データ転送速度は、1回に運べるバイト数をサイクルタイムで割って求めます。ウェイトが入るときは、基本のクロック数にウェイト数を足してからクロック周期を掛けると1回のアクセス時間になります。

番地の扱いも整理しておきます。ビッグエンディアンは上位のバイトを小さい番地に、リトルエンディアンは下位のバイトを小さい番地に置きます。ROMなどの番地の範囲は、どのアドレス線がチップセレクトにつながっているかから読み取ります。アドレス線を行と列で共用するDRAMでは、行の数だけのリフレッシュを決められた時間の中に割り振って間隔を求めます。