過去問解きまくり研究所 ホーム

平成24年度 春期 午前Ⅱ 問13

ハードウェア

PLLのブロック図中のa〜cに入れるべき回路の組合せとして,適切なものはどれか。

PLLのブロック図:

入力信号 → [a] → [低域通過フィルタ] → [c] → 出力信号
                                       │
[a] ← [b] ←────────────────────────────┘
(cの出力が分岐してbに入り,bの出力がaのもう一方の入力に戻る)

選択肢は原典ではa・b・cの表。

答えと解説を見る

✓ これが正解イa:位相比較器 / b:分周器 / c:電圧制御発振器

解説

位相比較器→フィルタ→電圧制御発振器、帰還路に分周器です。

PLLは、出力の位相を入力信号にそろえる帰還の回路です。軸は、ブロック図の各位置でどんな信号を扱うかです。aは入力信号と帰還してきた信号の2つを受けるので、その位相の差を出す位相比較器です。差は低域通過フィルタで滑らかな電圧になり、cの電圧制御発振器に入って、電圧に応じた周波数の出力信号を作ります。出力は分岐してbの分周器で周波数を割られ、aへ戻ります。分周器を帰還路に置くので、出力は入力の分周比倍の周波数で安定します。比べる、ならす、発振する、割って戻す、の順で並べましょう。

ほかの選択肢はなぜ違うのか

出典:平成24年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問13

この解説に誤りを見つけたら教えてください。直して、直した記録を残します。誤りを報告する(メールが開きます)