平成28年度 春期 午前Ⅱ 問5

✓ これが正解エパラレル転送方式では，転送クロックを高速化すると，データの各ビット間での信号到達タイミングの整合を取ることが困難になる。

解説

パラレル転送を高速化すると、ビット間の到達タイミングがそろいにくくなります。

パラレル転送では、複数のビットを別々の信号線で同時に送り、受信側は同じクロックのタイミングでそれらを一斉に取り込みます。見分ける軸は、速度を上げたときに何が問題になるかです。信号線ごとに長さや電気的な性質がわずかに違うので、各ビットが届く時刻に差が出ます。この差をスキューといいます。クロックが遅ければ差は問題になりませんが、速くして1ビット分の時間が短くなると差が無視できなくなり、全ビットをそろえて取り込むのが難しくなります。高速なインタフェースでシリアル転送が多く使われる理由の一つがこれです。パラレルの弱点はビット間のずれ、と覚えると選べます。

ほかの選択肢はなぜ違うのか

• アSATA，PCI Express，USB…：SATAやPCI Express、USBのシリアル転送では、データの信号の中にタイミングの情報を含め、受信側でクロックを取り出す方式が使われています。データと並べた専用のクロック線でタイミングを伝えてはいません。
• イ高速パラレル転送方式では，8b/10bエ…：8b/10bのような符号化によってクロックをデータに埋め込むエンベデッドクロックは、高速なシリアル転送で使われる方式です。データとタイミングを同じ信号でまとめて送るための工夫で、パラレル転送の方式ではありません。
• ウシリアル転送方式では，データは必ずLSB…：シリアル転送で、どちらの端のビットから送るかは方式ごとの決まりで、LSB側からとは限りません。例えばI2Cバスでは最上位のビットから送ります。必ずLSB側から送るという記述は言い過ぎです。