平成26年度 春期 午前 問23
ハードウェア
クロックに関する問題
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。〔図：全体が一つの枠で囲まれ，発振器 －15 MHz→ PLL1（8逓倍） → PLL2（2逓倍） －240 MHz→ CPU と並ぶ。PLL1 の出力は途中で分岐して下の分周器にも入り，分周器 －115 kHz（±5%）→ SIO へつながる。〕
- ア1／2の4乗
- イ1／2の6乗
- ウ1／2の8乗
- エ1／2の10乗
答えと解説を見る
✓ これが正解エ1／2の10乗
解説
分周器に入るのは、二逓倍する前の 120 MHz です。
設問は、ワンチップマイコンの中でシリアル通信へ 115 kHz を供給するための、分周器の値を選ばせています。つまずきやすいのは計算ではなく図の配線です。分周器につながっているのは二逓倍する前の枝ですから、入り口の周波数は発振器の 15 MHz を八逓倍した 120 MHz であって、CPU へ向かうクロックの 240 MHz ではありません。ここを取り違えると答えが一つ分ずれます。入り口が決まれば、あとは 120,000 kHz を 115 kHz に近づける割り方を探すだけです。120,000 を 115 で割るとおよそ 1,043 になりますから、二の累乗のうち最も近いのは 1,024 です。この値で割ると 117.1875 kHz になります。許される幅は 115 kHz の五パーセント以内、つまり 109.25 kHz から 120.75 kHz までですから、求めた値はその中に収まります。ずれは約 1.9 パーセントです。
ほかの選択肢はなぜ違うのか
- ウ1／2の8乗：256 で割る指定なので 468.75 kHz になり、目当ての値のおよそ四倍です。許される上限を大きく超えるため、精度の条件で外れます。
- ア1／2の4乗：16 で割る指定では 7,500 kHz にしかならず、桁が二つほど違います。割る数が小さすぎるので、幅に収まるかどうかを調べるまでもありません。
- イ1／2の6乗：64 で割る指定では 1,875 kHz となり、目当ての値のおよそ十六倍です。これも幅から大きく外れており、条件を満たしません。
出典：平成26年度 春期 応用情報技術者試験 午前 問23
この解説に誤りを見つけたら教えてください。直して、直した記録を残します。誤りを報告する（メールが開きます）