プロセッサ｜エンベデッドシステムスペシャリスト試験

命令が流れる順番と、その流れを止めずに速くする工夫

命令は、命令フェッチ、命令の解読、オペランドの読出し、実行という順に処理されます。主記憶上のオペランドを使う命令では、解読のあとに実効アドレスを計算してから値を読み出します。次に実行する命令の番地はプログラムカウンタが保持し、分岐命令が実行されるとその内容が書き換わります。プロセッサと主記憶の間の転送能力が全体の速さを縛ることを、フォンノイマンボトルネックと呼びます。

パイプラインは命令の処理を複数のステージに分け、少しずつずらして重ねて実行する方式です。D段のパイプラインにI個の命令を流すと、最初の命令が終わるまでにDピッチ、その後は1ピッチごとに1命令ずつ完了するので、合計はI＋D－1ピッチになります。命令が1個のときに全ステージ分の時間へ戻るかで式を確かめられます。

流れを乱す要因がハザードで、データの依存、資源の取り合い、分岐による制御の乱れに分けられます。分岐の結果を待たずに予測した先を実行するのが投機実行、データ待ちの命令を追い越して後続の命令を先に実行するのがアウトオブオーダ実行です。パイプラインを複数持ち、同時に複数の命令を実行するのがスーパスカラです。

性能の計算では、命令ミックスの各命令の実行時間に出現率を掛けて平均命令実行時間を求め、その逆数をMIPSに直します。一部分だけを速くしたときの全体の効果はアムダールの法則で表され、改善部分の割合をR、その性能向上率をAとすると全体は1／（（1－R）＋R／A）倍で、改善しない部分が上限を決めます。

割込みは、入出力の完了やタイマのようにプロセッサの外から来る外部割込みと、ゼロ除算やオーバフローのように実行中の命令が原因になる内部割込みに分かれます。マルチコアでは、共有バスを監視して各コアのキャッシュの一貫性を保つスヌープキャッシュが使われます。省電力の面では、止まっている回路ブロックへの電源を切るパワーゲーティングや、高性能コアと省電力コアを負荷に応じて使い分けるbig.LITTLEがあります。