平成24年度 春期 午前 問24
コンピュータ構成要素
分周器の値
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と,内部の PLL1,PLL2 及び分周器の組合せで CPU に 240 MHz,シリアル通信(SIO)に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで,シリアル通信のクロック精度は±5%以内に収まればよいものとする。
🖼原典の図(ブロック図・文字で写した) ┌─────────────────────────────────────────────────────┐ │ ┌────────┐ 15 MHz ┌──────────┐ ┌──────────┐ 240 MHz │ ┌─────┐ │ │ 発振器 ├───────→│ PLL1 ├─┬→│ PLL2 ├────────┼─→│ CPU │ │ └────────┘ │ 8 逓倍 │ │ │ 2 逓倍 │ │ └─────┘ │ └──────────┘ │ └──────────┘ │ │ │ │ │ │ ┌──────────┐ 115 kHz │ ┌─────┐ │ └→│ 分周器 ├────────┼─→│ SIO │ │ └──────────┘ (±5%)│ └─────┘ └─────────────────────────────────────────────────────┘
- ア1/2⁴
- イ1/2⁶
- ウ1/2⁸
- エ1/2¹⁰
答えと解説を見る
✓ これが正解エ1/2¹⁰
解説
PLL1の出力120MHzを1024分の1にすると収まります。
この問題は、図のどの線に何ヘルツが流れているかを一本ずつ書き込めば決まります。見分けの軸は、分周器へ入ってくるのが二段目の逓倍を通る前の値か後の値か、という一点です。発振器の15MHzを8逓倍しますので、分岐している場所には120MHzが流れています。この読みが正しいことは処理装置の側で確かめられます。120MHzをPLL2でさらに2逓倍すると240MHzになり、設問の値と一致します。次に求める値を出します。欲しいのは115kHzですから、単位をそろえて120000kHzを115kHzで割ると、およそ1043分の1が必要だと分かります。選択肢はどれも2のべき乗の分周で、1043に最も近いのは1024、つまり2の10乗です。最後に精度で確かめます。許される範囲は109.25kHzから120.75kHzまでで、120000000Hzを1024で割ると117187.5Hz、すなわち117.1875kHzですから範囲の中に収まり、ずれはおよそプラス1.9パーセントです。クロックの問題は、単位をそろえてから割ると桁を見失いません。
ほかの選択肢はなぜ違うのか
- ア1/2⁴:120000000Hzを16で割ると7500000Hz、つまり7.5MHzになります。求められている値のおよそ65倍で、許される範囲の上限からは桁ごと離れていますので、精度を当てるまでもなく外れます。
- イ1/2⁶:120000000Hzを64で割ると1875000Hz、つまり1.875MHzになります。こちらも求められている値のおよそ16倍です。四つの候補は2段ずつ間隔を空けて並べてあるだけで、範囲に入る余地はありません。
- ウ1/2⁸:120000000Hzを256で割ると468750Hz、つまり468.75kHzになります。求められている値の4倍を超えており、許される上限である120.75kHzをはるかに上回りますので、精度の条件を満たしません。
出典:平成24年度 春期 応用情報技術者試験 午前 問24
この解説に誤りを見つけたら教えてください。直して、直した記録を残します。誤りを報告する(メールが開きます)